Logic Breadboard Simulator เป็นเครื่องจําลองวงจรตรรกะพร้อมกระดานขนมปังและบรรณาธิการแผนผังอินพุต HDL ออสซิลโลสโคปดิจิตอลเสมือนจริง
กระดานขนมปังมีคุณสมบัติดังต่อไปนี้ ขั้วต่อไฟฟ้า, สองเครื่องกําเนิดนาฬิกาอิสระ, ขอบเขตที่มี32ช่องของ รูสัมผัสเดียวและการเลือกอุปกรณ์ ลวดเพื่อต้านทาน, นํา, นํา+ต่อต้านการเปลี่ยนแปลงของ ไลบรารีอุปกรณ์ 7ขั้นตอนเลิกทํา/ทําซ้ําของ วงจรที่กําหนดเอง จอแสดงผล 7 ส่วน Ics: 7400, 7401, 7402, 7403, 7404, 7405, 7406, 7407,7408, 7409, 7410, 7411, 7412, 7413, 7414, 7415, 7416, 7417, 7419, 7420, 7421, 7422, 7427, 7428, 7430, 7440, 7449
คอมโพเนนต์แผนผังที่พร้อมใช้งานในปัจจุบัน: ทรานซิสเตอร์: NMOS, PMOS ประตูตรรกะ: บัฟเฟอร์อินเวอร์เตอร์และ nand หรือ exor exnor บัฟเฟอร์สามรัฐและอินเวอร์เตอร์ รองเท้าแตะ: สลัก D, ขอบทริกเกอร์ D, JK รองเท้าแตะ, monostable มัลติเพล็กซ์: 2 ถึง 1, 4 ถึง 1, 8 ถึง 1 Demultiplexers: 1 ถึง 2, 1 ถึง 4, 1 ถึง 8 ตัวชี้วัด: นํา, ออสซิลโลสโคปโพรบ แสดง: เลขฐานสิบหก สวิทช์: ปุ่มสลับ, กดปุ่ม ค่าคงที่: สูงและต่ํา
เครื่องมือแก้ไขโครงร่างมาจากแอพตรรกะที่มีการปรับปรุงบางอย่าง ผ้าใบที่ใหญ่กว่าสี่เท่าเราเตอร์ที่เร็วขึ้น วงจรย่อยบน breadboard อาจมีป้ายชื่อพอร์ต เพียงแค่ใส่คําอธิบายประกอบลงในวงจร ไวยากรณ์นั้นง่าย เริ่มต้นด้วย และแยกป้ายชื่อที่มีจุด ถ้าพอร์ตถูกปฏิเสธกว่าป้ายชื่อเริ่มต้นด้วย ~ จํานวนป้ายชื่อพอร์ตต้องเท่ากับจํานวนพอร์ต เช่น . ข.Cของ~ltของ~bi/rboของ~rbiของ D.A.GND.e.d.c.b.a.g.f.Vcc สถานที่ของวงจรที่กําหนดเองคือไดเรกทอรี "ics"
คุณสมบัติตัวแก้ไขโครงร่าง: subcircuit ที่กําหนดเอง (กล่องดํา), เมนูที่ละเอียดอ่อนบริบท, autorouter, 7 ขั้นตอนเลิกทํา / ทําซ้ํา, ฉลากสําหรับการเชื่อมต่อไกล, ขยายอัตโนมัติในการเลือก, โคลน, หมุน, ล็อคและปลดล็อคย้าย, แนวตั้งและแนวนอนการจัดตําแหน่ง, ย้ายไปยังกึ่งกลาง.
เครื่องจําลองวงจรดิจิตอลทํางานร่วมกับสามระดับตรรกะและสามค่าความต้านทาน พวกเขาอยู่ในระดับต่ําไม่ได้กําหนดและสูง สายสามารถเลือกสามารถแสดงระดับตรรกะ การสร้างแบบจําลองระดับสวิตช์การสร้างแบบจําลองระดับประตูและการสร้างแบบจําลองระดับอุปกรณ์ที่ซับซ้อนสามารถผสมในวงจร โปรแกรมจําลองจะตรวจหาข้อผิดพลาดของเวลารันและใส่ข้อความแสดงข้อผิดพลาดบนแผนผัง ข้อผิดพลาดที่ตรวจพบคือ: เงื่อนไขการลัดวงจรชั่วคราว เมื่อเอาต์พุตที่เชื่อมต่อมีระดับที่แตกต่างกันหรือไม่ได้กําหนดและมีความต้านทานต่ําหรือไม่ได้กําหนด การตรวจจับเข็ม เมื่ออินพุตได้รับแรงกระตุ้นที่สั้นกว่าค่าที่กําหนดค่าไว้ พลิกการตั้งค่า flop ถือการกู้คืนการละเมิดเวลาต่อ รองเท้าแตะอาจเข้าสู่สถานะที่เปลี่ยนแปลงได้ในกรณีเหล่านี้
ออสซิลโลสโคปดิจิตอลเสมือนมีคุณสมบัติปัจจุบันดังต่อไปนี้: เริ่มต้นเวลาหยุดการตั้งค่าความยาวบัฟเฟอร์กะเวลาและซูมเลื่อนขึ้น / ลงแสดงสถานะต่ําต่ําสูงและไม่ได้กําหนด
แอพนี้มีส่วนขยาย HDL มันเป็นไปได้ที่จะอธิบายวงจรในกล่องโดยใช้ชุดย่อยขนาดเล็กมากของ Verilog การสาธิตของ gates.s โหลดโมดูลต่อไปนี้จากไฟล์ simple.v:
โมดูลsmpl_circuit (A, B, และ, NAND, OR, NOR, XOR, XNOR, BUF, NOT); อินพุต A, B; เอาท์พุทและ, nand, หรือ, nor, xor, xnor, buf, และ#10 g0 (และ, A, B); หนาน#10 g1 (NAND, A, B); หรือ#10 g2 (OR, A, B); หรือ#10 g3 (NOR, A, B); xor #10 g4 (XOR, A, B); xnor #10 g5 (XNOR, A, B); buf #10 g6 (BUF, A); ไม่#10 (ไม่ใช่ A); endmodule
และแฟ้ม Test1.v:
วงจรโมดูล (A, B, C, y); อินพุต A, B; เอาท์พุทy; ลวด e; และ#30 g1 (เช่น A, B); หรือ#30 g2 (y,, C); endmodule
ไม่มีการตรวจหาข้อผิดพลาดขณะทํางานภายในกล่อง เฉพาะข้อผิดพลาดเวลาคอมไพล์แรกเท่านั้นที่จะแสดงขึ้น
โปรแกรมมาพร้อมกับวงจรสาธิตในตัว พวกเขาช่วยให้คุณเริ่มต้นได้อย่างรวดเร็ว ดูhttp://www.hexastyle.com/home/andlogics/first-3-stepsสําหรับรายละเอียด คุณสามารถจําลอง วิเคราะห์ และแก้ไขการดําเนินงานและการกําหนดเวลาของตัวอย่างได้อย่างง่ายดาย ตัวอย่างในตัว: 74160,74163เคาน์เตอร์ซิงโครนัส ตัวตรวจสอบเครื่องกําเนิดพาริตี้ 74180 74181 4 บิต ALU 74147, 74148 การสร้างแบบจําลองระดับทรานซิสเตอร์ของประตู CMOS ตัวอย่างเพิ่มเติมเช่นตัวเพิ่มไบนารี, เคาน์เตอร์จอห์นสันสามารถดาวน์โหลดได้จากที่นี่: http://www.hexastyle.com/home/andlogics/download-examples
ประวัติรุ่น
- เวอร์ชัน 1.37 โพสต์เมื่อ 2016-11-24
เพิ่มการแสดงเซ็กเมนต์ 7 ส่วนลงในแผนผัง - เวอร์ชัน 1.34 โพสต์เมื่อ 2016-10-24
เพิ่มการจัดการสิทธิ์บน Android 7.0 Nougat
รายละเอียดหลักสูตร
- ประเภท: เพื่อ ธุรกิจ > PIMS และปฏิทิน
- Publisher: Hexastyle
- ใบ อนุญาต: ทดลองใช้ฟรี
- ราคา: $1.03
- เวอร์ชัน: 1.37
- แพ ลตฟอร์ม: android