โปรแกรมตาม vhdlsgen.sf.net

การประยุกต์ใช้กําหนดแม่แบบของโครงสร้าง VHDL ซึ่งช่วยให้เราสร้างโครงสร้าง VHDL ที่ใช้มากที่สุดได้อย่างง่ายดาย นอกจากนี้ยังสามารถทํางานร่วมกับเทมเพลต testbench VHDL ซึ่งสามารถสร้าง testbenches VHDL ของโครงการที่มีอยู่