Signs - VHDL Hardware Developement 0.6.3

ใบ อนุญาต: ฟรี ‎ขนาดแฟ้ม: N/A
‎คะแนนจากผู้ใช้: 3.0/5 - ‎1 ‎โหวต

สัญญาณเป็นสภาพแวดล้อมการพัฒนาสําหรับการออกแบบฮาร์ดแวร์ใน VHDL และภาษาคําอธิบายฮาร์ดแวร์อื่น ๆ มันมีเครื่องมือสังเคราะห์และการจําลองซึ่งรวมอยู่ในปลั๊กอิน Eclipse อย่างสมบูรณ์รวมถึงรายการสุทธิกราฟิกและผู้ชมรูปคลื่น

ประวัติรุ่น

  • เวอร์ชัน 0.6.3 โพสต์เมื่อ 2007-01-11
    การแก้ไขและการอัปเดตหลายรายการ
  • เวอร์ชัน 0.6.3 โพสต์เมื่อ 2007-01-11

รายละเอียดหลักสูตร