วงจรเต็มรูปแบบเปิดตัวเครื่องมือ TestBench ที่ได้รับการปรับปรุงอย่างมาก: สร้าง testbenches (VHDL) ได้อย่างง่ายดายด้วยเครื่องมือต้นทุนต่ํา แต่ทรงพลังนี้ อัตโนมัติ แยกเอนทิตีจากแหล่ง VHDL และสร้างแหล่ง VHDL testbench เติมชื่อสัญญาณในเครื่องมือเพื่อให้ผู้ใช้ทุกคนต้องทําคือสร้างรูปแบบการทดสอบ อย่าง รวด เร็ว แหล่ง VHDL ของ Testbench จะไม่เปลี่ยนแปลงทุกครั้งที่มีการแก้ไขการทดสอบ (รูปแบบการทดสอบจะถูกบันทึกลงในไฟล์เวกเตอร์ทดสอบ) ดังนั้น VHDL จะถูกคอมไพล์เพียงครั้งเดียว ทรง พลัง สนับสนุนสูตรที่ซับซ้อนสําหรับการอธิบายความสัมพันธ์ของสัญญาณ มีส่วนย่อยซ้ําและส่วนการทําซ้ํา รายการข้อความและมุมมองการลงจุด คําอธิบายจะแสดงในการจําลองเมื่อมีการดําเนินการทดสอบแต่ละครั้ง แบบแยกส่วน การทดสอบสามารถสร้างขึ้นในส่วนและเวกเตอร์ทดสอบที่สร้างขึ้นจากส่วนหนึ่งหรือทุกส่วน ยืดหยุ่น แหล่ง Testbench มีขนาดเล็กและง่ายต่อการเพิ่มประสิทธิภาพผู้ใช้ การปรับเปลี่ยนของผู้ใช้ได้รับการป้องกันจากการเปลี่ยนแปลงโดยเครื่องมือ ผู้ใช้สามารถปรับเปลี่ยน testbench โครงการสําหรับการเปลี่ยนแปลงในท้องถิ่นหรือ testbench แม่แบบสําหรับการเปลี่ยนแปลงทั่วโลก (เช่นการเพิ่มฟังก์ชั่นผู้ใช้) เวกเตอร์ทดสอบไม่ได้ จํากัด เฉพาะสัญญาณเอนทิตี แต่อาจรวมถึงตัวแปรและเวลา การใช้งานโดยทั่วไปของสิ่งนี้คือการเต้นพัลส์บรรทัดนาฬิกา N ครั้งแทนที่จะมีรายการไฟล์เวกเตอร์ N โปรดทราบว่าสายนาฬิกายังคงเป็นสัญญาณเพื่อให้เวกเตอร์สามารถขับเคลื่อนนาฬิกาได้โดยตรงที่การเปลี่ยนแปลงเพื่อการควบคุมที่ดีขึ้น (เช่นใช้ N-1 ในตัวแปร) การใช้งานอื่นอาจเป็นการจัดหาข้อมูลที่แหล่งข้อมูลไม่สมบูรณ์ ฟรีแวร์ (ต้องการไฟล์ใบอนุญาตที่ดาวน์โหลดและติดตั้งด้วย) บันทึกย่อต้องการ Excel 97 หรือสูงกว่า ภาพหน้าจอและตัวอย่างที่ทํางาน www.fullcircuit.com/content/vhdl-testbench-toolหรือwww.fullcircuit.com (สําหรับเมนูการนําทางไซต์และรายการอื่นๆ)
ประวัติรุ่น
- เวอร์ชัน 2.01 โพสต์เมื่อ 2000-12-18
รายละเอียดหลักสูตร
- ประเภท: เพื่อ ธุรกิจ > อื่นๆ
- Publisher: Full Circuit Ltd
- ใบ อนุญาต: ทดลองใช้ฟรี
- ราคา: $120.00
- เวอร์ชัน: 2.01
- แพ ลตฟอร์ม: windows