Verilog Design Checker 0.02

ใบ อนุญาต: ฟรี ‎ขนาดแฟ้ม: N/A
‎คะแนนจากผู้ใช้: 5.0/5 - ‎1 ‎โหวต

โปรแกรมที่เหมือนกับคอมไพเลอร์ที่ตรวจสอบแหล่งที่มาของ Verilog เพื่อหาข้อผิดพลาดในการออกแบบทั่วไป เครื่องมือนี้สามารถช่วยเริ่มต้นโปรแกรมเมอร์ Verilog ที่ไม่ได้ตระหนักถึงข้อผิดพลาดในการออกแบบทั่วไปและโปรแกรมเมอร์ Verilog ขั้นสูงที่ต้องการตรวจสอบโครงการขนาดใหญ่อีกครั้ง

ประวัติรุ่น

  • เวอร์ชัน 0.02 โพสต์เมื่อ 2007-04-06
    การแก้ไขและการอัปเดตหลายรายการ
  • เวอร์ชัน 0.02 โพสต์เมื่อ 2007-04-06

รายละเอียดหลักสูตร