โปรแกรมตาม smgenerator.sf.net

SmGen เป็นเครื่องกําเนิดไฟฟ้าของรัฐจํากัดสําหรับ Verilog ไม่ใช่เครื่องมือป้อนข้อมูล FSM ข้อมูลป้อนเข้าคือ Verilog ที่มีลักษณะเหมือนพฤติกรรม SmGen สร้างการออกแบบที่ใช้สังเคราะห์ FSM จากมัน ขอบเขตนาฬิกามีให้อย่างชัดเจนโดยตัวออก