SmGen เป็นเครื่องกําเนิดไฟฟ้าของรัฐจํากัดสําหรับ Verilog ไม่ใช่เครื่องมือป้อนข้อมูล FSM ข้อมูลป้อนเข้าคือ Verilog ที่มีลักษณะเหมือนพฤติกรรม SmGen สร้างการออกแบบที่ใช้สังเคราะห์ FSM จากมัน ขอบเขตนาฬิกามีให้อย่างชัดเจนโดยตัวออกแบบ
ประวัติรุ่น
- เวอร์ชัน files โพสต์เมื่อ 2010-06-11
การแก้ไขและการอัปเดตหลายรายการ - เวอร์ชัน N/A โพสต์เมื่อ 2010-06-11
รายละเอียดหลักสูตร
- ประเภท: พัฒนา > อื่นๆ
- Publisher: smgenerator.sf.net
- ใบ อนุญาต: ฟรี
- ราคา: N/A
- เวอร์ชัน: Array
- แพ ลตฟอร์ม: linux