โปรแกรมตาม verilogcompiler.sf.net
-
verilog compiler ฟรี
คอมไพเลอร์ภาษา Verilog ที่เขียนโดยใช้ Java และ JavaCC มันสร้าง netlist ไฟล์ข้อความ ascii ของการเชื่อมต่อเซลล์ทั้งหมด มันสามารถรวบรวมวงจรที่มีขนาดใหญ่มากประกอบด้วยหลายโมดูล
คอมไพเลอร์ภาษา Verilog ที่เขียนโดยใช้ Java และ JavaCC มันสร้าง netlist ไฟล์ข้อความ ascii ของการเชื่อมต่อเซลล์ทั้งหมด มันสามารถรวบรวมวงจรที่มีขนาดใหญ่มากประกอบด้วยหลายโมดูล